Артикул: 1165103

Раздел:Технические дисциплины (108605 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (4188 шт.) >
  Схемотехника (882 шт.)

Название или условие:
Задача 50. Записать функцию и составить схему, реализующую мажоритарную логику (на выходе появляется единица, если на всех трех или на любых двух входах имеется единица).

Описание:
Подробное решение в WORD

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.
Условия доставки:
Получение файла осуществляется самостоятельно по ссылке, которая генерируется после оплаты. В случае технических сбоев или ошибок мозно обратиться к администраторам в чате или на электронную почту и файл будет вам отправлен.
Условия отказа от заказа:
Отказаться возможно в случае несоответсвия поулченного файла его описанию на странице заказа.
Возврат денежных средств осуществляется администраторами сайта по заявке в чате или на электронной почте в течении суток.

Похожие задания:

Курсовая работа по дисциплине: «Цифровая микроэлектроника» на тему: «МАЖОРИТАРНАЯ СХЕМА 3 ИЗ 5 С УПРАВЛЕНИЕМ» Используя интегральные схемы серии 1533 спроектировать мажоритарную схему 3 из 5 с управлением: В зависимости от комбинации на управляющих входах на выход должен проходить сигнал с одного из 5 информационных входов, либо мажорированный сигнал. Выполнение задания осуществляется 2 способами: проектирование наименьше схемы в логическом базисе 2И-НЕ, т.е. такой схемы, в которой будет наименьшее число логических элементов базиса; и проектирование схемы с минимальным числом элементов серии, т.е. схемы с наименьшим числом микросхем. Для каждого из способов привести: 1. Функциональную схему или УГО; 2. Таблицу истинности; 3. Решение задачи оптимизации (карты Карно или аналитические зависимости); 4. Две принципиальные схемы, временные диаграммы, смоделированные в САПР «Quartus II»; 5. Две принципиальные электрические схемы по ЕСКД; 6. Перечни элементов; 7. Схему размещения элементов на печатной плате.	Задача 52. Составить схему дешифратора для перевода из двоичного кода в восьмеричный.
Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы). Требуется: 1. Составить таблицу истинности (см. Примечание). 2. Записать Булеву функцию, используя СДНФ или СКНФ. 3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики. 4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты: - сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1); - сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0). 5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты. 6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения. 7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки. 8. Сделать выводы. Вариант 6a	Задача 52. Составить схему дешифратора для перевода из двоичного кода в восьмеричный.
Проектирование управляющих цифровых устройств (Курсовой проект, Вариант 11) Задание - Синтезировать счетчик с порядком счета (0, 3, 4, 12, 11, 7, 5, 15, 2, 1, 8, 9, 14, 6). Серия ЦИМС 564; - Расчёт электронных ключей для управления элементами индикации и управления.	Расчет бестрансформаторного усилителя мощности с двухполярным питанием Задание Рассчитать двухполярный усилитель мощности с импульсным стабилизатором напряжения 55 С8: Выходная мощность Рвых=55 Вт; Сопротивление нагрузки Rн=8 Ом.
Разработка комбинационного устройства по заданной таблице истинности 1. Записать уравнение КУ в виде СДНФ и СКНФ. 2. Минимизировать уравнения до тупикового алгебраическим способом и с помощью карты Карно. 3. Записать тупиковое выражение в базисах И-НЕ и ИЛИ-НЕ. 4. Нарисовать схему КУ в булевом базисе, в базисе И-НЕ и в базисе ИЛИ-НЕ. 5. Выбрать схему с наименьшим количеством логических элементов. Вариант 28	Задача 45. Составить таблицы истинности для функций, реализуемых логическими элементами 2И-НЕ, 3ИЛИ-НЕ. Дать условное обозначение этих элементов.
Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы). Требуется: 1. Составить таблицу истинности (см. Примечание). 2. Записать Булеву функцию, используя СДНФ или СКНФ. 3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики. 4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты: - сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1); - сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0). 5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты. 6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения. 7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки. 8. Сделать выводы. Вариант 4a	Задача 51. Составить схему шифратора для преобразования числа из восьмеричного кода в двоичный.