Артикул: 1149818

Раздел:Технические дисциплины (95146 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (2610 шт.) >
  Схемотехника (464 шт.)

Название:Минимизация логических функций и их синтез на ИМС
На базе интегральных ТТЛ-микросхем синтезировать принципиальные схемы, реализующие заданную логическую функцию (таблица 1).
Программа работы
1. Минимизировать заданную логическую функцию.
2. Синтезировать схемы, реализующие минимизированную логическую функцию в трех базисах:
а) смешанном базисе;
б) базисе И-НЕ;
в) базисе ИЛИ-НЕ.
3. Для двух синтезированных схем построить сфазированные диаграммы сигналов во всех точках.
4. Реализовать заданную логическую функцию на мультиплексоре «1 из 8». Построить сфазированные диаграммы входных и выходных сигналов.
5. Сделать выводы.
6. Привести список используемой литературы.
Вариант 1

Описание:
Подробное решение в WORD

Изображение предварительного просмотра:

<b>Минимизация логических функций и их синтез на ИМС</b><br />На базе интегральных ТТЛ-микросхем синтезировать принципиальные схемы, реализующие заданную логическую функцию (таблица 1).  <br />Программа работы <br />1. Минимизировать заданную логическую функцию.  <br />2. Синтезировать схемы, реализующие минимизированную логическую функцию в трех базисах:  <br />а) смешанном базисе;  <br />б) базисе И-НЕ;  <br />в) базисе ИЛИ-НЕ.  <br />3. Для двух синтезированных схем построить сфазированные диаграммы сигналов во всех точках.  <br />4. Реализовать заданную логическую функцию на мультиплексоре  «1 из 8». Построить сфазированные диаграммы входных и выходных сигналов.  <br />5. Сделать выводы.  <br />6. Привести список используемой литературы.<br /> <b>Вариант 1</b>

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.

Похожие задания:

Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

Расчет схемы инвертора с удвоением частоты и диодами вторичного тока для электротехнологии
Задача 4
Дано: 4-х разрядный лесничный ЦАП; Uоп=10 В; Rос=100 Ом; R=1 кОм; D1=5(10); D2=9(10).
Определить: Максимальное выходное напряжение, шаг квантования, выходное напряжение при значении на входе D1 и D2. Нарисовать схему ЦАП.
Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы).
Требуется:
1. Составить таблицу истинности (см. Примечание).
2. Записать Булеву функцию, используя СДНФ или СКНФ.
3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики.
4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты:
- сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1);
- сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0).
5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты.
6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения.
7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки.
8. Сделать выводы.
Вариант 9а

9. С использованием необходимого количества корпусов микросхем К155ИР15 (рис. 3.2) построить принципиальную схему устройства, функциональная схема которого приведена на рис. 3.3.
Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

9. Используя требуемое количество БИС ОЗУ КР537РУ3А синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 16384*8Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

Заданы функциональная схема триггера и временная диаграмма сигналов на его входах. Построить соответствующую временную диаграмму выходных сигналов триггера.
Вариант 9

Усилители постоянного тока. Дрейф в усилителях постоянного тока. Дифференциальный усилительный каскад