Артикул: 1147593

Раздел:Технические дисциплины (93286 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (2406 шт.) >
  Схемотехника (412 шт.)

Название:Расчет многокаскадного усилителя (Курсовой проект)
Исходные данные
1) Мощность отдаваемая на нагрузку РН = 20 Вт;
2) Сопротивление нагрузки RH = 8 Ом;
3) Напряжение на зажимах источника в режиме холостого хода (амплитудное значение) eГ = 50 мВ;
4) Внутреннее сопротивление источника сигнала RГ = 100 Ом;
5) Нижняя граничная частота fH = 100 Гц;
6) Верхняя граничная частота fB = 100 кГц;
7) Выходной каскад – бестрансформаторный.

Описание:
Содержание:
Задание ........................................................................................................... 3
Введение......................................................................................................... 5
1 Выбор и обоснование структурной схемы усилителя ........................... 7
2 Расчет усилителя мощности ..................................................................... 8
3 Расчет каскадов предварительного усиления ....................................... 13
3.1 Расчет КПУ на транзисторе VT3 с ОЭ............................................ 13
3.2 Расчет КПУ на транзисторе VT2 с ОЭ............................................ 18
3.3 Расчет входного каскада усиления по схеме с ОК...................... 22
4 Расчет усилителя в области низких частот ......................................... 27
5 Расчет цепей питания усилителя.......................................................... 31
Заключение ................................................................................................ 36
Список использованных источников ...................................................... 37
Приложение А..............................................................................................38
Приложение Б..............................................................................................39

Изображение предварительного просмотра:

<b>Расчет многокаскадного усилителя </b>(Курсовой проект)<br />Исходные данные <br />1) Мощность отдаваемая на нагрузку Р<sub>Н</sub> = 20 Вт; <br />2) Сопротивление нагрузки R<sub>H</sub> = 8 Ом; <br />3) Напряжение на зажимах источника в режиме холостого хода (амплитудное значение) e<sub>Г</sub> = 50 мВ; <br />4) Внутреннее сопротивление источника сигнала R<sub>Г</sub> = 100 Ом; <br />5) Нижняя граничная частота f<sub>H</sub> = 100 Гц; <br />6) Верхняя граничная частота f<sub>B</sub> = 100 кГц; <br />7) Выходной каскад – бестрансформаторный.

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.

Похожие задания:

В системе 3 датчика и 2 контрольные лампочки на пульте. При срабатывании двух датчиков должна загораться одна лампочка на пульте, а при срабатывании трех датчиков – две.
Составить таблицу истинности, записать булево выражение, оптимизировать и предложить схемное решение задачи. Оптимизировать схему		Задача 3
Дано: 4-х разрядный взвешивающий ЦАП; Uоп=10 В; Rос=100 Ом; шаг квантования Sкв=0.5 В/разряд, D1=5(10); D2=9(10).
Определить: Сопротивление резистора R, максимальное выходное напряжение Uвых макс, выходное напряжение Uвых при значении на входе D1 и D2. Нарисовать схему ЦАП.
Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).
Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы).
Требуется:
1. Составить таблицу истинности (см. Примечание).
2. Записать Булеву функцию, используя СДНФ или СКНФ.
3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики.
4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты:
- сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1);
- сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0).
5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты.
6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения.
7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки.
8. Сделать выводы.
Вариант 9а
Для логической схемы рис. 1:
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Упростить логическое выражение с помощью карт Карно.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы Булева функция не равнялась нулю (единице).
Задача 1
Составить временные диаграммы работы триггера рис. 1.
Задача 2
Составить схему трехразрядного вычитающего счетчика с модулем счета 5(10) на JK-триггерах. Составить временные диаграммы работы счетчика.		Задача 4
Дано: 4-х разрядный лесничный ЦАП; Uоп=10 В; Rос=100 Ом; R=1 кОм; D1=5(10); D2=9(10).
Определить: Максимальное выходное напряжение, шаг квантования, выходное напряжение при значении на входе D1 и D2. Нарисовать схему ЦАП.
Расчет схемы инвертора с удвоением частоты и диодами вторичного тока для электротехнологии
Схема трехразрядного суммирующего счетчика импульсов с последовательным переносом на JK-триггерах с шиной сброса