Артикул: 1147415

Раздел:Технические дисциплины (93188 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (2393 шт.) >
  Схемотехника (406 шт.)

Название:Преобразователь последовательного кода в параллельный с контролем по методу контрольной суммы (Курсовая работа)
Результатом проектирования является комплект конструкторской документации для изготовления преобразователя последовательного кода в параллельный, обладающего следующими основными техническими характеристиками:
- скорость приема данным, Мбод 1
- скорость передачи данных, Мбайт/с 20
- количество стартовых бит 1
- количество стоповых бит 1
- контроль принятой информации по контрольной сумме

Описание:
ВВЕДЕНИЕ………………………………………………………………………6
1 Анализ требований……………………………………………………………..7
1.1 Выбор протокола передачи данных………………………………...…….7
1.2 Выбор схемотехнического решения……………………………….….….8
1.3 Анализ скоростей приема передачи…….……………………….….....…9
2 Особенности функциональной схемы устройства……………………....…10
2.1 Общий принцип работы устройства……….……………………………10
2.2 Начальное состояние………………………………………………...…...10
2.3 Делитель частоты……………………………………………………....…11
2.4 Управляющие сигналы.……………………………………………….….11
2.5 Прием данных.………………………………………………………..…..12
2.6 Формирование контрольной суммы……………………………….……12
2.7 Передача сигнала……………………………………………..…………..13
3 Особенности принципиальной схемы устройства……………………..…..14
3.1 Выбор элементной базы……………………………………………….…14
3.2 Реализация приема информации………………………………………...15
3.3 Реализация счетчиков………………………………………………….…17
3.4 Реализация подсчета, хранения и передачи контрольной суммы……..18
3.4.1 Схемотехническое решение……………………..…………….....…18
3.4.2 Передача контрольной суммы…………………………...…………18
3.5 Реализация управляющих сигналов………………………….………….19
3.6 Реализация схемы передачи данных…………………………………….20
3.7 Реализация генератора………………………………………………...…20
3.8 Кварцевый резонатор…………………………………………….…..…..21
3.9 Реализация делителя частоты………………………………….……..….21
3.10 Выбор конденсаторов фильтра…………...………………….……..….22
3.11 Выбор и реализация разъемов..………………………………….….….23
4 Расчет потребляемой мощности……………………………………………..26
4.1 Расчет потребляемой мощности в статическом режиме……………….26
4.2 Расчет потребляемой мощности в динамическом режиме…………….27
ЗАКЛЮЧЕНИЕ………...………………………….………………………..…..29
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ……………………………30

Без приложений!

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.

Похожие задания:

9. Используя требуемое количество БИС ОЗУ КР537РУ3А синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 16384*89. Используя необходимое количество любых логических элементов и синхронных D-триггеров с прямым динамическим управлением и инверсными асинхронными установочными входами, синтезировать функциональную схему асинхронного вычитающего счетчика Ксч = 11.
Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

Задача 1
Составить временные диаграммы работы триггера рис. 1.

Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

В системе 3 датчика и 2 контрольные лампочки на пульте. При срабатывании двух датчиков должна загораться одна лампочка на пульте, а при срабатывании трех датчиков – две.
Составить таблицу истинности, записать булево выражение, оптимизировать и предложить схемное решение задачи. Оптимизировать схему
Расчет схемы инвертора с удвоением частоты и диодами вторичного тока для электротехнологии
Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

3.5. Определить закон изменения во времени тока i1 в схеме (см. рис. 7 приложения) при u = 380•sin314t B, R1 = 20 Ом, R2 = 65 Ом и угле включения тиристора α=π/3