Артикул: 1145880

Раздел:Технические дисциплины (91829 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (2207 шт.) >
  Схемотехника (385 шт.)

Название:Перечертить схему логического элемента ТТЛ. Выбрать значения входных сигналов.
Определить логическое состояние на выходе схемы. Дать пояснение состояния транзисторов (открыт, закрыт) для сигналов на входе.
Вариант 47

Описание:
Подробное решение в WORD

Изображение предварительного просмотра:

Перечертить схему логического элемента ТТЛ. Выбрать значения входных сигналов. <br />Определить логическое состояние на выходе схемы. Дать пояснение состояния транзисторов (открыт, закрыт) для сигналов на входе.<br /> <b>Вариант 47</b>

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.

Похожие задания:

3.5. Определить закон изменения во времени тока i1 в схеме (см. рис. 7 приложения) при u = 380•sin314t B, R1 = 20 Ом, R2 = 65 Ом и угле включения тиристора α=π/3
Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

Задача 1
Составить временные диаграммы работы триггера рис. 1.

Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы).
Требуется:
1. Составить таблицу истинности (см. Примечание).
2. Записать Булеву функцию, используя СДНФ или СКНФ.
3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики.
4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты:
- сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1);
- сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0).
5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты.
6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения.
7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки.
8. Сделать выводы.
Вариант 9а

Задача 1
Составить временные диаграммы работы триггера рис. 1.

Задача №4 Синтез схемы на основе дешифратора
Разработать схему на основе дешифратора 38 (рисунок 4.1) и логических элементов, реализующих заданную функцию F.
Вариант 10

Задача 2
Составить схему трехразрядного вычитающего счетчика с модулем счета 5(10) на JK-триггерах. Составить временные диаграммы работы счетчика.
Усилители постоянного тока. Дрейф в усилителях постоянного тока. Дифференциальный усилительный каскад
Задача 3
Дано: 4-х разрядный взвешивающий ЦАП; Uоп=10 В; Rос=100 Ом; шаг квантования Sкв=0.5 В/разряд, D1=5(10); D2=9(10).
Определить: Сопротивление резистора R, максимальное выходное напряжение Uвых макс, выходное напряжение Uвых при значении на входе D1 и D2. Нарисовать схему ЦАП.
Расчет схемы инвертора с удвоением частоты и диодами вторичного тока для электротехнологии