Артикул: 1126556

Раздел:Технические дисциплины (80188 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (1843 шт.) >
  Схемотехника (292 шт.)

Название:Курсовая работа на тему: "Разработка инвертирующего сумматора двух разнополярных медленноменяющихся входных напряжений"

Описание:
Разработать инвертирующий сумматор двух разнополярных медленноменяющихся входных напряжений на базе «идеального» ОУ и транзисторного каскада по данным табл

Последовательность выполнения курсовой работы:
• разработать и привести в пояснительной записке электрическую структурную схему сумматора, описать назначение её элементов;
• на основании структурной схемы разработать и привести в пояснительной записке электрическую функциональную схему, объяснить выбор стандартных функциональных элементов и их назначение;
• на основании функциональной схемы разработать электрическую принципиальную схему выходного каскада и выбрать тип операционного усилителя ( см. рекомендации к заданию N2);
• рассчитать цепь отрицательной обратной связи ОУ, коэффициент усиления по напряжению ОУ с учётом коэффициента передачи выходного каскада. В расчётах использовать понятие «идеальный ОУ», обеспечить выполнение условия R_и1 = R_и2 ≤ 0,1R_вх.инв, где R_вх.инв – входное сопротивление инвертирующего ОУ;
• рассчитать аддитивные основную и дополнительную относительные приведенные погрешности выходного напряжения ОУ, погрешностями выходного каскада пренебречь;
• оформить общую принципиальную схему и перечень элементов.

СОДЕРЖАНИЕ
ЗАДАНИЕ
ВВЕДЕНИЕ
1. Разработка структурной схемы
2. Разработка функциональной схемы
3. Разработка принципиальной схемы
4. Выбор типа транзистора и расчет транзисторного каскада
5. Выбор типа операционного усилителя и определение погрешности усилителя
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
ПРИЛОЖЕНИЕ

Всего: 27 страниц

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.

Похожие задания:

Задача 1 Составить временные диаграммы работы триггера рис. 1.	Задача 2 Составить схему трехразрядного суммирующего счетчика на JK-триггерах с возможностью принудительного сброса. Составить временные диаграммы работы счетчика.
Реализовать (составить карту программирования) с помощью условного ПЗУ (рис. 4.2) с организацией 16*4 преобразователь одной тетрады одного кода в другой в соответствии с заданным вариантом. Вариант 9 Содержание задания: Из 2421 в 5421.	Задача 1 Составить временные диаграммы работы триггера рис. 1.
Задача 3 Дано: 4-х разрядный взвешивающий ЦАП; Uоп=10 В; Rос=100 Ом; шаг квантования Sкв=0.5 В/разряд, D1=5(10); D2=9(10). Определить: Сопротивление резистора R, максимальное выходное напряжение U_(вых макс), выходное напряжение U_вых при значении на входе D_1 и D_2. Нарисовать схему ЦАП.	Усилители постоянного тока. Дрейф в усилителях постоянного тока. Дифференциальный усилительный каскад
Для логической схемы рис. 1 1) Составить логическую функцию методом индексации входов и выходов вентилей. 2) Составить таблицу истинности. 3) Составить логическую функцию по СДНФ или СКНФ. 4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму. 5) Упростить логическое выражение с помощью карт Карно. 6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему. Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).	Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы). Требуется: 1. Составить таблицу истинности (см. Примечание). 2. Записать Булеву функцию, используя СДНФ или СКНФ. 3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики. 4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты: - сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1); - сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0). 5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты. 6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения. 7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки. 8. Сделать выводы. Вариант 9а
9. Используя требуемое количество БИС ОЗУ КР537РУ3А синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 16384*8	Задача 3 Дано: Шаг квантования Sкв=1В/разряд; Максимальное входное напряжении Uвх макс=10 В. Определить: Разрядность АЦП, выходной код АЦП при подаче на вход напряжения U_вх=7.1 В. Перевести значение выходного кода в десятичную и шестнадцатиричную систему счисления.