1151048 Минимизация логических функций и их синтез на ИМС На базе интегральных ТТЛ-микросхем синтезировать принципиальные схемы, реализующие заданную логическую функцию (таблица 1). Программа работы 1. Минимизировать заданную логическую функцию. 2. Синтезировать схемы, реализующие минимизированную логическую функцию в трех базисах: а) смешанном базисе; б) базисе И-НЕ; в) базисе ИЛИ-НЕ. 3. Для двух синтезированных схем построить сфазированные диаграммы сигналов во всех точках. 4. Реализовать заданную логическую функцию на мультиплексоре «1 из 8». Построить сфазированные диаграммы входных и выходных сигналов. 5. Сделать выводы. 6. Привести список используемой литературы. Вариант 9

Артикул: 1151048

Раздел:Технические дисциплины (96271 шт.) >
Электроника (в т.ч. микроэлектроника и схемотехника) (2722 шт.) >
Схемотехника (480 шт.)

Название:Минимизация логических функций и их синтез на ИМС
На базе интегральных ТТЛ-микросхем синтезировать принципиальные схемы, реализующие заданную логическую функцию (таблица 1).
Программа работы
1. Минимизировать заданную логическую функцию.
2. Синтезировать схемы, реализующие минимизированную логическую функцию в трех базисах:
а) смешанном базисе;
б) базисе И-НЕ;
в) базисе ИЛИ-НЕ.
3. Для двух синтезированных схем построить сфазированные диаграммы сигналов во всех точках.
4. Реализовать заданную логическую функцию на мультиплексоре «1 из 8». Построить сфазированные диаграммы входных и выходных сигналов.
5. Сделать выводы.
6. Привести список используемой литературы.
Вариант 9

Описание:
Подробное решение в WORD

Изображение предварительного просмотра:

<b>Минимизация логических функций и их синтез на ИМС</b><br />На базе интегральных ТТЛ-микросхем синтезировать принципиальные схемы, реализующие заданную логическую функцию (таблица 1). <br />Программа работы <br />1. Минимизировать заданную логическую функцию. <br />2. Синтезировать схемы, реализующие минимизированную логическую функцию в трех базисах: <br />а) смешанном базисе; <br />б) базисе И-НЕ; <br />в) базисе ИЛИ-НЕ. <br />3. Для двух синтезированных схем построить сфазированные диаграммы сигналов во всех точках. <br />4. Реализовать заданную логическую функцию на мультиплексоре «1 из 8». Построить сфазированные диаграммы входных и выходных сигналов. <br />5. Сделать выводы. <br />6. Привести список используемой литературы.<br /> <b>Вариант 9</b>

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.

Похожие задания:

Задача 1 Составить временные диаграммы работы триггера рис. 1.	Задача 2 Составить схему трехразрядного суммирующего счетчика на JK-триггерах с возможностью принудительного сброса. Составить временные диаграммы работы счетчика.
Заданы функциональная схема триггера и временная диаграмма сигналов на его входах. Построить соответствующую временную диаграмму выходных сигналов триггера. Вариант 9	Схема трехразрядного суммирующего счетчика импульсов с последовательным переносом на JK-триггерах с шиной сброса
В системе 3 датчика и 2 контрольные лампочки на пульте. При срабатывании двух датчиков должна загораться одна лампочка на пульте, а при срабатывании трех датчиков – две. Составить таблицу истинности, записать булево выражение, оптимизировать и предложить схемное решение задачи. Оптимизировать схему	9. Используя требуемое количество БИС ОЗУ КР537РУ3А синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 16384*8
Задача 1 Составить временные диаграммы работы триггера рис. 1.	Задача 3 Дано: Шаг квантования Sкв=1В/разряд; Максимальное входное напряжении U_{вх макс}=10 В. Определить: Разрядность АЦП, выходной код АЦП при подаче на вход напряжения U_вх=7.1 В. Перевести значение выходного кода в десятичную и шестнадцатиричную систему счисления.
Задача 3 Дано: 4-х разрядный взвешивающий ЦАП; Uоп=10 В; Rос=100 Ом; шаг квантования Sкв=0.5 В/разряд, D1=5₍₁₀₎; D2=9₍₁₀₎. Определить: Сопротивление резистора R, максимальное выходное напряжение U_(вых макс), выходное напряжение U_вых при значении на входе D_1 и D_2. Нарисовать схему ЦАП.	Задача 1 Составить временные диаграммы работы триггера рис. 1.