Артикул: 1150303

Раздел:Технические дисциплины (95564 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (2648 шт.) >
  Схемотехника (470 шт.)

Название:В схеме ЦАП с транзисторными переключателями тока со знаковым разря-дом (4 разряда для цифр и один – знаковый, всего пять разрядов) по ошибке в первом разряде вместо весового резистора R1 поставили резистор с номи-налом, равным сопротивлению резистора четвертого разряда R4. На какие параметры ЦАП повлияет такая ошибка. Постройте временные диаграмма разрядов счётчика и напряжения на выходе ЦАП при подключении к его вхо-ду пятиразрядного суммирующего счётчика. Частота следования счётных им-пульсов равна 20 кГц. Шаг квантования ЦАП равен 0.25 В.

Описание:
Подробное решение в WORD

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.

Похожие задания:

Задача №4 Синтез схемы на основе дешифратора
Разработать схему на основе дешифратора 38 (рисунок 4.1) и логических элементов, реализующих заданную функцию F.
Вариант 10

Задача №1 Минимизировать логическую функцию. Метод Карно.
1. Построить СКНФ и СДНФ
2. Построить карту Карно
Разработать структурную схему для реализации частично определенной логической функции y четырех переменных, заданной таблицей 1.1.
Значения функций при неуказанных комбинациях значений аргументов доопределить для получения схемы с минимальных количеством элементов. Минимизацию логической функции проводить по методу карт Карно.
Вариант 10

Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы).
Требуется:
1. Составить таблицу истинности (см. Примечание).
2. Записать Булеву функцию, используя СДНФ или СКНФ.
3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики.
4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты:
- сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1);
- сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0).
5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты.
6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения.
7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки.
8. Сделать выводы.
Вариант 9а

Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

Задача №3 Синтез структурной схемы преобразователя кодов
Синтезировать структурную схему преобразователя кодов (код α в код β) в соответствии с таблицей 3.1.
Вариант 10

Задача №2 Минимизация логической функции по методу Квайна
Разработать структурную схему для реализации логической функции y четырех переменных, заданной таблицей 2.1, минимизацию функции проводить по методу Квайна.
Вариант 10

Задача 3
Дано: 8-ми разрядный АЦП. Диапазон напряжений от 0 В до 14 В. Определить: Шаг квантования Sкв, выходной код АЦП при подаче на вход напряжения Uвх=3.6 В. Перевести значение выходного кода в десятичную и шестнадцатиричную систему счисления.
Задача 2
Составить схему четырехразрядного вычитающего счетчика на JK-триггерах с возможностью принудительной предустановки в значение 12(10). Составить временные диаграммы работы счетчика.
Задача 2
Составить схему трехразрядного суммирующего счетчика на JK-триггерах с возможностью принудительного сброса. Составить временные диаграммы работы счетчика.