Артикул: 1141346

Раздел:Технические дисциплины (87433 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (2030 шт.) >
  Схемотехника (344 шт.)

Название:Разработка операционной части АЛУ (Курсовая работа)

Описание:
Постановка задачи
Целью данного курсового проектирования является приобретение навыков по созданию, расчету и проектированию операционных устройств.
На данном операционном устройстве необходимо реализовать следующие операции:
- арифметическую операцию деления вторым способом в дополнительном коде, т.е. с автоматической коррекцией;
- арифметическую операцию сложения модулей;
- арифметическую операцию вычитания;
- арифметическую операцию прибавления единицы или инкремент;
- логическую операцию сложение по модулю два или XOR;
- логическую операцию И-НЕ.
Разрабатываемое операционное устройство должно удовлетворять следующим требованиям:
- минимизация аппаратных затрат в операционном автомате;
- приемлемое быстродействие;
- использование всех особенностей алгоритма для увеличения быстродействия;
- приемлемая потребляемая мощность;
- использование современных серий микросхем ТТЛШ для увеличения быстродействия при уменьшении потребляемой мощности.
Областью применения АЛУ является ЭВМ, оперирующие операндами с ФЗ, при создании которых целью является хорошее быстродействие при приемлемых аппаратных затратах и невысокой стоимости оборудования.


Введение 3
1. Постановка задачи 4
2. Предварительный выбор алгоритмов функционирования АЛУ 5
2.1 Алгоритм деления чисел 5
2.2. Алгоритм операции ИНКРЕМЕНТ 7
2.3. Алгоритм выполнения операции СЛОЖЕНИЕ МОДУЛЕЙ 8
2.4. Алгоритм выполнения операции ВЫЧИТАНИЕ 9
2.5. Алгоритм выполнения логической операции И-НЕ 10
2.6. Алгоритм выполнения логической операции СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 11
3. Разработка функциональных схем для отдельных операций 12
3.1. Операция деления 12
3.2. Операция ИНКРЕМЕНТ 16
3.3. Логическая операция И-НЕ 20
3.4. Логическая операция СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 23
3.5. Операция ВЫЧИТАНИЕ 26
3.6. Операция СЛОЖЕНИЕ МОДУЛЕЙ 30
4. Разработка обобщенной схемы 34
4.1. Описание обобщенной ФС 34
4.2 Описание объединенной ГСА 36
5. Построение принципиальной схемы 42
6. Расчет быстродействия и потребляемой мощности. 44
7. Расчет тактового генератора. 47
8. Заключение 49
Список литературы 50
Приложение А. Список используемых сокращений 51


Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.

Похожие задания:

Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

Реализовать (составить карту программирования) с помощью условного ПЗУ (рис. 4.2) с организацией 16*4 преобразователь одной тетрады одного кода в другой в соответствии с заданным вариантом.
Вариант 9
Содержание задания: Из 2421 в 5421.

Задача 2
Составить схему трехразрядного суммирующего счетчика на JK-триггерах с возможностью принудительного сброса. Составить временные диаграммы работы счетчика.
3.5. Определить закон изменения во времени тока i1 в схеме (см. рис. 7 приложения) при u = 380•sin314t B, R1 = 20 Ом, R2 = 65 Ом и угле включения тиристора α=π/3
Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).

Задача 2
Составить схему четырехразрядного вычитающего счетчика на JK-триггерах с возможностью принудительной предустановки в значение 12(10). Составить временные диаграммы работы счетчика.
Задача 2
Составить схему трехразрядного вычитающего счетчика с модулем счета 5(10) на JK-триггерах. Составить временные диаграммы работы счетчика.
Задача 4
Дано: 4-х разрядный лесничный ЦАП; Uоп=10 В; Rос=100 Ом; R=1 кОм; D1=5(10); D2=9(10).
Определить: Максимальное выходное напряжение, шаг квантования, выходное напряжение при значении на входе D1 и D2. Нарисовать схему ЦАП.
Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы).
Требуется:
1. Составить таблицу истинности (см. Примечание).
2. Записать Булеву функцию, используя СДНФ или СКНФ.
3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики.
4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты:
- сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1);
- сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0).
5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты.
6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения.
7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки.
8. Сделать выводы.
Вариант 9а

Для логической схемы рис. 1
1) Составить логическую функцию методом индексации входов и выходов вентилей.
2) Составить таблицу истинности.
3) Составить логическую функцию по СДНФ или СКНФ.
4) Выходной двоичный код по таблице истинности перевести в восьмиричную, шестнадцатиричную и десятичную форму. Десятичное число перевести в двоичную форму.
5) Упростить логическое выражение с помощью карт Карно.
6) По минимизированной логической функции составить логическую схему. Составить унифицированную логическую схему.
Если в схеме при любом варианте входного воздействия на выходе формируется логическая единица или логический ноль, то внести в схему минимальное количество изменений, чтобы на Булева функция не равнялась нулю (единице).