Артикул: 1135974

Раздел:Технические дисциплины (83340 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (1962 шт.) >
  Схемотехника (328 шт.)

Название или условие:
Расчет резисторного каскада усилителя на биполярном транзисторе, включенного по схеме с общим эмиттером (курсовая работа)

Описание:
По исходным параметрам (табл.1) начертить и рассчитать резистивный каскад усилителя на биполярном транзисторе, включенном по схеме с общим эмиттером, имеющим эмиттерную стабилизацию точки покоя, работающем в режиме усиления класса А, отвечающим следующим условиям:
1) Полоса рабочих частот
Δf = fН.Г. … fВ.Г. ,
где граничные нижняя и верхняя частоты: fН.Г. = 35 Гц, fВ.Г. = 13*103 Гц.
2) Температурный диапазон работы усилителя:
Δϴ = ϴMIN … ϴMAX ,
где минимальная и максимальная температуры ϴMIN = 15°C, ϴMAX = 60°C.
3) Коэффициент частотных искажений на нижней и верхней частотах полосы пропускания:
МН ≤ 1 / не более 1 дб / ,
МВ ≤ 1 / не более 1 дб /.
4) Действующее значение напряжения выходного сигнала
UВЫХ = 0,85В.
5) Сопротивление нагрузки
RН = 400 Ом.
6) Коэффициент сглаживания фильтра в источнике питания
q = 5

Содержание
1. Цели и задачи курсовой работы 2
2. Порядок выполнения 3
2.1. Постановка задания 3
2.2. Расчет усилительного каскада по постоянному току 4
2.2.1. Амплитудное значение переменной составляющей напряжения UВЫХ усиливаемого сигнала 4
2.2.2. Сопротивление RK в цепи коллектора 4
2.2.3. Сопротивление нагрузки RH по переменной составляющей усиливаемого сигнала 4
2.2.4. Амплитудное значение переменной составляющей тока IK M усиливаемого сигнала 5
2.2.5. Предельно-допустимые эксплуатационные значения параметров транзистора 5
2.2.6. Выбор типа транзистора 5
2.2.7. Условия получения максимальной мощности усиливаемого сигнала 6
2.2.8. Напряжение источника питания 8
2.2.9. Режим покоя, линия нагрузки и координаты рабочей точки на характеристиках 8
2.2.10. Сопротивление RK и RЭ 14
2.2.11. Сопротивления делителя и фильтра 15
3.2. Расчет усилительного каскада по переменному току 17
3.2.1. Вычисление h-параметров транзистора 17
3.2.2. Емкость конденсатора СЭ 19
3.2.3. Входное сопротивление усилителя (каскада) 20
3.2.4. Емкость конденсатора С1 20
3.2.5. Емкость конденсатора С2 21
3.2.6. Расчет фильтра 22


Изображение предварительного просмотра:

Расчет резисторного каскада усилителя на биполярном транзисторе, включенного по схеме с общим эмиттером (курсовая работа)

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.
Условия доставки:
Получение файла осуществляется самостоятельно по ссылке, которая генерируется после оплаты. В случае технических сбоев или ошибок можно обратиться к администраторам в чате или на электронную почту и файл будет вам отправлен.
Условия отказа от заказа:
Отказаться возможно в случае несоответсвия полученного файла его описанию на странице заказа.
Возврат денежных средств осуществляется администраторами сайта по заявке в чате или на электронной почте в течении суток.

Похожие задания:

Задача 56. Какой сигнал установится на выходах Q и ¯Q JК-триггера, если к приходу синхроимпульса: а) J =1, К = 0; б) К=1, J=0; в) К=1, J =1 ?Задача 54. Используя схемы мультиплексора и демультиплексора, составить схему передачи информации от трех источников трем приемникам по одной линии связи.
Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы).
Требуется:
1. Составить таблицу истинности (см. Примечание).
2. Записать Булеву функцию, используя СДНФ или СКНФ.
3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики.
4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты:
- сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1);
- сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0).
5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты.
6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения.
7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки.
8. Сделать выводы.
Вариант 6a

Задача 51. Составить схему шифратора для преобразования числа из восьмеричного кода в двоичный.
Задача 50. Записать функцию и составить схему, реализующую мажоритарную логику (на выходе появляется единица, если на всех трех или на любых двух входах имеется единица).Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы).
Требуется:
1. Составить таблицу истинности (см. Примечание).
2. Записать Булеву функцию, используя СДНФ или СКНФ.
3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики.
4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты:
- сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1);
- сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0).
5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты.
6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения.
7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки.
8. Сделать выводы.
Вариант 4a

Задача 43. Определить емкости С1 и С2 конденсаторов для получения на выходе мультивибратора (см. рис. 1) симметричных импульсов с частотой f = 10 кГц, если R1 = R2 = 10 кОм.
Вариант 2
Задание 1
• Записать уравнение, описывающее работу схемы
• Составить таблицу истинности
• Упросить исходную схему, используя карту Карно. Нарисовать упрощенную схему
Задание 2. Упростить выражение

Задача 55. Составить таблицу состояний для RS- триггера на элементах И-НЕ. Начертить условное обозначение такого триггера.Разработка комбинационного устройства по заданной таблице истинности
1. Записать уравнение КУ в виде СДНФ и СКНФ.
2. Минимизировать уравнения до тупикового алгебраическим способом и с помощью карты Карно.
3. Записать тупиковое выражение в базисах И-НЕ и ИЛИ-НЕ.
4. Нарисовать схему КУ в булевом базисе, в базисе И-НЕ и в базисе ИЛИ-НЕ.
5. Выбрать схему с наименьшим количеством логических элементов. Вариант 28