Артикул: 1160379

Раздел:Технические дисциплины (104114 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (3568 шт.) >
  Схемотехника (720 шт.)

Название или условие:
Задача 49. На рис. 1 приведена структурная схема логического устройства. Записать уравнение логической функции, реализуемой этим устройством. При каком наборе входных сигналов F = 1?

Описание:
Подробное решение в WORD

Изображение предварительного просмотра:

<b>Задача 49.</b> На рис. 1 приведена структурная схема логического устройства. Записать уравнение логической функции, реализуемой этим устройством. При каком наборе входных сигналов  F = 1?

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.
Условия доставки:
Получение файла осуществляется самостоятельно по ссылке, которая генерируется после оплаты. В случае технических сбоев или ошибок мозно обратиться к администраторам в чате или на электронную почту и файл будет вам отправлен.
Условия отказа от заказа:
Отказаться возможно в случае несоответсвия поулченного файла его описанию на странице заказа.
Возврат денежных средств осуществляется администраторами сайта по заявке в чате или на электронной почте в течении суток.

Похожие задания:

Вариант 13
Для приведенной ниже схемы записать и минимизировать реализуемую функцию.

Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы).
Требуется:
1. Составить таблицу истинности (см. Примечание).
2. Записать Булеву функцию, используя СДНФ или СКНФ.
3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики.
4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты:
- сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1);
- сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0).
5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты.
6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения.
7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки.
8. Сделать выводы.
Вариант 8г

Вариант 27
Для приведенной ниже схемы записать и минимизировать реализуемую функцию

Вариант 7
1) На вход комбинационного устройства подают сигналы А и В. Составить таблицу истинности и построить временные диаграммы для выходной функции F, если:

Вопрос 12
Определить ток нагрузки схемы токового зеркала. I0 = 76 мкА, β = 94
Ответ записать в мкА.

Определите типы логических элементов. Приведите таблицы истинности.
Задача 3.14
Назовите и поясните логическую операцию, выполняемую согласно схеме, изображенной на рисунке 14. Приведите таблицу и поясните принцип работы данного логического элемента.

Вариант 15
Построить временные диаграммы сигналов Q1, Q2, Q3 приведенной ниже схемы на T-триггерах, если на вход её подаются импульсы с мультивибратора.

Вариант 1
1) Составить таблицу истинности следующей схемы.

2) Построить временные диаграммы сигналов Q1, Q2, Q3 приведенной ниже схемы на D- триггерах для шести тактов при подаче на его вход двоичного кода 1001. Исходные состояния триггеров - нулевые.
Вариант 32