Артикул: 1111350

Раздел:Технические дисциплины (70801 шт.) >
  Электроника (в т.ч. микроэлектроника и схемотехника) (1670 шт.) >
  Схемотехника (249 шт.)

Название или условие:
На мультиплексоре MS2 → 1 реализовать триггер – защёлку. Варианты: С = 0, С = 1 – активные уровни на тактовом входе

Описание:
Подробное решение в WORD+файл Splan

Процесс покупки очень прост и состоит всего из пары действий:
1. После нажатия кнопки «Купить» вы перейдете на сайт платежной системы, где можете выбрать наиболее удобный для вас способ оплаты (банковские карты, электронные деньги, с баланса мобильного телефона, через банкоматы, терминалы, в салонах сотовой связи и множество других способов)
2. После успешной оплаты нажмите ссылку «Вернуться в магазин» и вы снова окажетесь на странице описания задачи, где вместо зеленой кнопки «Купить» будет синяя кнопка «Скачать»
3. Если вы оплатили, но по каким-то причинам не смогли скачать заказ (например, случайно закрылось окно), то просто сообщите нам на почту или в чате артикул задачи, способ и время оплаты и мы отправим вам файл.
Условия доставки:
Получение файла осуществляется самостоятельно по ссылке, которая генерируется после оплаты. В случае технических сбоев или ошибок мозно обратиться к администраторам в чате или на электронную почту и файл будет вам отправлен.
Условия отказа от заказа:
Отказаться возможно в случае несоответсвия поулченного файла его описанию на странице заказа.
Возврат денежных средств осуществляется администраторами сайта по заявке в чате или на электронной почте в течении суток.

Похожие задания:

ЛАБОРАТОРНАЯ РАБОТА № 9.
Логические элементы

Цель работы: Изучить способы построения и принципы работы логических элементов. Составить таблицы истинности элементов И, ИЛИ, НЕ, ИСКЛ. ИЛИ.
Оборудование: Персональный компьютер, система схемотехнического моделирования CircuitMaker 2000, стенд «Электротехника и основы электроники».

Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы).
Требуется:
1. Составить таблицу истинности (см. Примечание).
2. Записать Булеву функцию, используя СДНФ или СКНФ.
3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики.
4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты:
- сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1);
- сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0).
5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты.
6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения.
7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки.
8. Сделать выводы.
Вариант 8г

Система управления и блокировки (СУБ) содержит четыре датчика (А0, А1, А2, А3) и три сигнальных элемента (F0, F1, F2). Сигнальный элемент F0 дает команду на включение исполнительного элемента (ВИЭ), сигнальный элемент F1 («Внимание») приводит в состояние «Готовность к включению» систему аварийной блокировки, сигнальный элемент F2 («Авария») включает систему аварийной блокировки. В условии ДЗ приводится логика работы СУБ (А0, А1, А2, А3 – входы, F0, F1, F2 - выходы).
Требуется:
1. Составить таблицу истинности (см. Примечание).
2. Записать Булеву функцию, используя СДНФ или СКНФ.
3. Минимизировать функцию, используя карты Карно или правила Булевой арифметики.
4. Составить схему, реализующую Булеву функцию, при этом обеспечить следующие временные приоритеты:
- сигнал «Авария» (F2) не может опережать сигнал «Внимание» (F1);
- сигнал «Авария» (F2) должен опережать сигнал «ВИЭ» (F0).
5. Оптимизировать схему, обеспечив минимальное количество корпусов микросхем и минимальное количество номиналов микросхем, сохраняя при этом временные приоритеты.
6. Выбрать из справочной литературы типы микросхем, составить принципиальную электрическую схему устройства. Справочные данные микросхем оформить в виде таблицы приложения.
7. Рассчитать время задержки включения исполнительного элемента и время задержки срабатывания системы аварийной блокировки.
8. Сделать выводы.
Вариант 14г

Вариант 13
Для приведенной ниже схемы записать и минимизировать реализуемую функцию.

Вариант 15
Построить временные диаграммы сигналов Q1, Q2, Q3 приведенной ниже схемы на T-триггерах, если на вход её подаются импульсы с мультивибратора.

Усилитель постоянного тока (Курсовая работа)
ВАРИАНТ 11
Разработанный усилитель постоянного тока имеет следующие характеристики:
– входное напряжение источника питания – 220 В;
– частота источника питания – 50 Гц;
– диапазон изменения входного сигнала − 0..20 мВ;
– выходной сигнал – 1 В;
– частотный диапазон – 0…300 Гц;
– сопротивление нагрузки − 50 Ом;
– коэффициент усиления – 50
Составить таблицу истинности для логического устройства. По таблице истинности представить логическую функцию устройства в совершенной дизъюнктивной нормальной форме (СДНФ).
2) Построить временные диаграммы сигналов Q1, Q2, Q3 приведенной ниже схемы на D- триггерах для шести тактов при подаче на его вход двоичного кода 1001. Исходные состояния триггеров - нулевые.
Вариант 32

1. Составить схему цифрового устройства.
2. Указать таблицу истинности полученного устройства.
3. Записать систему логических уравнений, описывающих выходные значения логического устройства.
4. Провести математическое моделирование цифрового устройства и показать результаты работы при различных цифровых входных сигналах.
Вариант 3 – матричный дешифратор из 3 в 8
Вариант 1
1) Составить таблицу истинности следующей схемы.